SRAM是静态就地存储器的简称，为什么在CMOS工艺建立和量产阶段黑白常弊端的工艺监控技能？一方面，由于其速率相对DRAM快一个数目级，而被粗拙欺诈于高速缓存；另一方面，由于SRAM Bitcell Design使用最紧的Rule， 因此一般来说具有最高的密度；而况，由于SRAM Array 是高度叠加的阵列单位，使其不错通过Colum/Row速即定位到宗旨单位，从而通过PFA进一步定位问题…如下左图，跟着CPU速率条款越来越高，越来越多的Cache被集成到CPU里面，如下中图，为奔腾4责罚器，其中黄色Highlight部分为SRAM Function Block， 险些占据了CPU一半的面积。如下右图为SRAM function block的基本架构，包括SRAM Memory Array 及外围电路 Colum/Row Decoder， Address Register， SA， I/O 等。

图片91 国产91 国产91 国产

    下图为尺度的6T SP SRAM结构暗意图，一个基本的6T SRAM单位包括两个相互耦合的反相器INV和两个传输门Pass Gates (NMOS). INV永别由两对Pull-Up (PMOS) 和Pull-Down (NMOS) 组成，Word line用来Control传输门PG的关断，BL/BLB用来读写数据，N1和N2为数据存储节点。

图片

    另外两种常用的SRAM存储单位永别为8T 2-Port SRAM 和8T Dual-Port SRAM. 8T 2-Port SRAM由于读写分开，不错免受Read Disturb的影响，从而具有更大的Read Margin. 而8T Dual-Port SRAM 由于具有特地的读写端口，使其读写具有更大的天真性，关联词面积上是不占上风的。

图片

    如下图为SRAM Array， 包括SRAM区，Dummy Edge区和Well Pick-Up区，SRAM区域内相邻两个Bitcell险峻Mirror， 傍边Mirror.

图片

    关于SP SRAM， 一般会建立HD/HC两种Bitcell， FinFET结点中，可用Fin Number来定名，如HD S111 Bitcell， HC S122 Bitcell. 通用的定名法例一般用Bitcell面积来定名，如D0691， D0907.

图片

    从疆域上不错看到，2P和DP相对SPS122来说多出来的部分为RPD/RPG以及PGA2/PGB2，面积上也从D0907（SP S122）→ D138 (2P S12233) → D194 （DP S1422).

图片

聚色阁    若把后端连线加上，不错看到WL/VSS横向走线，而BL/BLB/VDD纵向走线，这么相对传统走线起到了很好的分流效用，布线上也额外规整。

图片

    下图为SRAM S122疆域和TEM Plan-View图，切片铁心无非等于从三个角度：Cut Along Fin， 不错看见EPI和MG Cross Section；Cut Along Gate， 不错看到Fin Profile和HKMG；Cut Along M0， 不错看到M0 和EPI Profile.

图片

    下图为Intel在第一代FinFET工艺平台建立出的几种Bitcell， 相对平面工艺本事，功耗和性能皆获取了很好的优化。

图片

    SRAM Fail花式无非就如下疆域所示就六种，具体Fail Mode又分为Single Bit Fail， Double Bit Fail， Column Fail， Row Fail， Block Fail. 如果出现Qual Bit Fail， 一般会稽查是否是VSS/M0-V0的八成VSS-V1 Open， Colom/Block/Block， 一般是BEOL Fail.1. M0 to M0 Bridging

图片

2. Gate to Gate Bridging

图片

3. M0 to GT Bridging

图片

4. M0 to M0G Bridging

图片

5. GT/M0G/M0/V0 Open

图片

6. BEOL Bringing/Open

图片

本站仅提供存储工作，所有本色均由用户发布，如发现存害或侵权本色，请点击举报。